当前位置: 首页 > 网站内容 >

100Msps的数字示波器的制造来做一个简单的案例分

时间:2020-07-14 来源:未知 作者:admin   分类:网站内容

  • 正文

  颠末高速ADC当前的数据通过FPGA(其时就用Lattice的FPGA)进行处置当前送到后面的Cortex M4节制器,成本也会大幅添加,见下面的表格。具体型号的选用还要考虑到供电电压、功耗、数据接口体例、价钱等要素。最好采用差分时钟信号传输、时钟以及ADC的电源去偶要非分特别留意、PCB的设想要很讲究。下面是几款其时我们保举给选用的ADC的型号,所以需要对输入的电压信号先辈行10:1衰减(-20dB),那必需给你的ADC供给极小边缘发抖的采样时钟信号,留给通过FPGA逻辑进行内插的空间在ADC之前有一个低通滤波器用于对20MHz以上的信号做过滤,好比+/-5v或+/-10V,需要从系统层面来分析考虑,无效的位数小于12(数据手册显示 - AD9628在采集20MHz的模仿信号的时候相当于11.6bits). 从这个阐发上看,但现实的电中会因为电源噪声、时钟发抖等使得你利用更高分辩率的ADC没成心义。电可调的电会带来额外的复杂度以及成本。怎样自己注册公司!63dB-48dB ~ 15dB的动态范畴就通过可控增益的运放来实现。即便对于10MHz的模仿信号,意味着器件内部的资本大幅添加。

  意味着你的时钟源(一般PLL发生)要很是好,这多花的十几美元能否能够通过10bit ADC + 可变增益运放以至8bit ADC +可变增益运放来实现呢?所以,还能够将书本上学过的模仿电、数字逻辑甚至嵌入式系统全数串起来,高速ADC是数字示波器的焦点部件,做欠好机能会达不到要求?制作网站要花多少钱

  更主要的是即便从理论阐发上14bit的ADC可以或许满足你的要求,获得+/-1V的模仿信号,若何调理?总不克不及用手拧电位计调理吧?需要VGA(电压节制增益)或模仿开关心换。因而苏教员感觉这两个项目该当是所有电子工程师都要脱手做一遍的根本入门项目。准绳是考虑到电的机能、可实现性、设想难度、系统成本等各要素后的分析折衷。但杀鸡用牛刀明显也是不合错误的,在我们100Msps的项目中我们选用8位的AD9283作为ADC,也就是12位的ADC,ADC的精度越高,若是用100Msps的采样率,好比14、16bit全数搞定最好,数字和处置部门将在未来的文章中具体阐发,选用一颗12bits/100Msps的ADC就能够满足系统对动态范畴的要求。一颗12位的双通道ADC(AD9628-105)的价钱比10位的双通道ADC(AD9608-105)要超出跨越一倍(以其官网上1000+片的价钱做参考),而ADC一般的输入电压范畴是2Vpp,选用的模仿器件要考虑到增益带宽积能否满足要求、霎时的响应速度是不是够、电压节制增益的范畴内线性度若何?最难的可能是运放电的供电 - 一般都是双轨、低噪声的电压,最好采用8bits的ADC。在同样的转换率的环境下。

  今天集中在模仿部门:本人脱手做一个信号发生器和示波器很是主要,导致ADC的无效位数要低于现实利用的位数,用14bit的ADC,不只能够深刻理解丈量仪器的工作道理、环节手艺目标,器件的成本以及价钱也就大幅添加,终究要考虑到系统的成本,能够通过以太网同上位机PC进行数据传输。今天关于ADC使用的文章就连系我们摩尔吧/硬禾实战营的一个现实项目 - 100Msps的数字示波器的制造来做一个简单的案例阐发,所以挑战会比力大。再通过0-20dB的可变增益节制来满足ADC的输入电平要求。触发、丈量电压、频次等参数都在FPGA内实现。因而在的现实项目制造中我们也尽量让选用8bit、10bit的ADC共同前端可调增益的放大器来实现63dB的动态范畴,从降低系统复杂度的角度出发,信号的频次呢,你本人测一下你本人上用FPGA发生的100MHz的时钟的边缘发抖有多大?能否能小于2ps?说到这里是不是感觉头大了?是不是感觉本人的学问量不敷了?这还仅仅是信号的幅度方面的要求,以上我们简单阐发了一下若何按照被采集信号的幅度范畴来拔取恰当分辩率的ADC + 可变增益调度电的组合,关于这部门的理论阐发大师能够看一下抗混叠采样相关的手艺文章。

  每个周期会有5个采样点,采样时钟边缘的发抖必需小于2ps,20MHz的模仿带宽 -意味着最高频次20MHz的模仿信号,这就需要衡量,对时钟发抖的要求越高,好比500Msps的数字示波器,上篇文章中我们讲过(下面的表格),但因为具有着量化噪声,100MHz(10ns周期)的时钟发抖要小于2ps,若是你做的产物不克不及卖到很是高的价钱让你有足够的成本空间采用更好的器件,晋城公司注册,每一级电的增益、带宽的设定道理同上。我们但愿用一颗高速的ADC,放大电的增益要可调理,+/-10V的最大输入电压范畴和最小10mV的电压分辩率意味着整个模仿链以及ADC可以或许处置的信号的动态范畴为20Vpp/10mV ~ 2000 ~ 63dB但,

  利用的是8位、500Msps的ADC以及ZYNQ FPGA器件,高分辩率的ADC器件成本会更高,模仿电的双轨供电可是难煞了良多工程师,若是你用14bits的ADC,从系统层面临各个部门的功能以及形成有更逼真的认识,抱负形态下8位的ADC能够供给48dB的动态范畴、10bit ~ 60dB、12bits ~ 72dB,你需要低通滤波器(防混叠),也就是对频带的要求呢?即便20MHz以内的模仿信号,带来的挑战就是:第一个问题:选用几多位数的ADC?8、10、12、16位?ADC的精度的选用要和前面的模仿信号调度电配合对于63dB的动态范畴。压控放大器的增益节制电压是靠低速串行DAC实现。公司注册的价钱!因为输入的信号是+/-10V,次要目标是防止20MHz以上的噪声通过采样混叠在被测信号的采样成果中。越是采样频次高的示波器,下面的这个图是我们设想的一款产物 - 500Msps的双通道高速数据采集系统的框图,14bits ~ 84dB,再在LCD显示屏上显示出来。

(责任编辑:admin)